侵權投訴
訂閱
糾錯
加入自媒體

臺積電SoW技術突破,如何改變半導體產業的未來?

圖片

?在全球大模型火熱與摩爾定律變緩的雙重背景下(可以視為需求和技術曲線的超級剪刀差),臺積電最近公布了其晶圓級計算(集成)技術的突破性進展和量產計劃,也就是晶圓上系統(System on Wafer,SoW)。目前預計Sow會極大改變計算系統的發展進程,為大模型和未來的超級計算更大的算力支撐和擴展能力。SoW的量產預告也意味著工業界已經在緊鑼密鼓的籌備超越傳統GPGPU架構的新計算范式。

截至目前,只有 Cerebras 和特斯拉使用SoW技術開發了晶圓級芯片。這也是目前晶圓級設計和3D IC面臨的艱巨挑戰:相對晶圓芯片的出色性能和能效,設計和生產的復雜度明顯更高,特別是需要解決面向熱均衡和應力均衡的良率問題。這也意味著傳統EDA的 "芯片設計->封裝設計->封裝"流程在3D IC設計領域失效。

在晶圓上系統集成工藝的研發取得突破性進展后,臺積電確信,晶圓級設計的使用率不僅會大幅提升,而且人工智能和 HPC 等大趨勢將需要更復雜的解決方案:垂直堆疊的晶圓系統設計。鑒于臺積電能知悉全世界最先進的Design House的技術方向,我們認為垂直堆疊的晶圓級系統將會迅猛發展。

01

晶圓上系統與3D IC

在晶圓上系統中,晶圓與附帶組件(例如電源模組和冷卻模組)組成一個完整的系統,而不僅僅是單個芯片。

晶圓上系統可以為設計者帶來諸多好處,包括:

提高算力(提升單芯片晶體管數量)

減少數據中心占用空間

提高每瓦性能(能源效率)

圖片

本質上晶圓上系統變相將芯片面積擴大到整個晶圓(提升晶體管數量和算力),并且減少了芯片間互連的距離(減少互連功耗,減小互連線材占用的空間)。

臺積電的晶圓片上系統簡稱為SoW,目標是為數據中心和大模型等人工智能應用顛覆性的性能提升。(需要注意SoW也是臺積電的注冊商標)

臺積電目前的SoW方案包括 InFO-SoW 和CoW-SoW(注意官方說法并非CoWoS-SoW)。據說 InFO-SoW已經投入生產,客戶大概是特斯拉。

在晶圓級系統中,邏輯晶圓平面是整個系統的地基。該晶圓設計需要充分考慮其結構層次、微架構、NoC、存儲層次和編譯框架。晶圓平面通過SoW集成技術進行互連。除了晶圓平面外,晶圓級系統還包括堆疊的存儲芯片、散熱器和供電單元。

圖片

講到SoW就不得不提到3D IC。3D IC即三維芯片,其概念與傳統的平面IC工藝相對。例如比利時微電子研究中心(IMEC)提出的CMOS 2.0 ,將緩存和內存分成獨立單元。然后以 3D 排列方式堆疊在邏輯芯片功能上。與AMD 的3D V-Cache(將 L3 內存堆疊在處理器頂部或下部)不太一樣,IMEC則是垂直堆疊 L1、L2 和 L3 緩存。

但不管怎樣的堆疊,本質上還是希望將邏輯與存儲做的更近,以實現存算一體中的近存計算。

圖片

02

CoW-SoW

圖片

CoW即Chip on Wafer,屬于臺積電的SoIC工藝系列。

目前已有方案多使用 InFO-SoW 或其他晶圓級集成方法,處理器設計人員需要在邏輯Die上集成大量的SRAM來提升性能。但這對于下一代 AI 計算來說可能還不夠。InFO-SoW也要求整個晶圓必須使用一種制造技術進行處理,難以進行不同工藝Die的集成,特別是難以集成Memory(包括SRAM和DRAM)工藝的Die。這樣的不足就催生了CoW-SoW的出現。

圖片

按照臺積電路線圖,CoW-SoW將于 2027 年實現量產。該技術允許使用CoW(Chip on Wafer)方法在SoW頂部堆疊Memory或邏輯Die。按照目前業內流傳的信息,最早量產的目標是將HBM4通過堆疊的方式與晶圓級處理器集成在一起。相對現有的2.5D封裝方式,這種方法顯然可以在邏輯芯片上集成容量大的多的HBM。(當年AMD選擇HBM的原因,就是因為在CPU周邊擺DDR容量上不去)

該技術與Info-SoW有相似之處,但顯然使用CoW的方式可以獲得更好的互連帶寬,成本也會明顯高于Info-SoW。

圖片

03

HBM4與HBM4E

圖片

HBM4和HBM4E顯然是與CoW-SoW技術伴生的。

據稱 SK 海力士計劃在 2025 年下半年推出采用 12 層 DRAM 堆疊的首批 HBM4 產品,最早在 2026 年推出他們的 HBM4E 內存(帶寬將是 HBM4 的 1.4 倍)。在海力士的HBM4和HBM4E方案中,HBM直接堆疊在邏輯Die上或下,互連距離縮短為芯片厚度,不再需要芯片寬度距離的平面連接。

美光則預計在 2026 年至 2027 年期間將有36GB 到 48GB 的 12-Hi 和 16-Hi 堆棧的HBM4推向市場。2028 年將推出 HBM4E,容量提高到每個堆棧 48GB 到 64GB。

圖片

04

Info-SoW

Info是集成扇出的縮寫。相對與CoWoS,Info具有低成本的優勢。

Tesla Dojo 的晶圓級處理器是基于臺積電 InFO-SoW 技術量產的首款解決方案,與系統級封裝 (SiP) 相比,具有低延遲高帶寬、高性能、高帶寬密度、供電電阻也更低。Dojo的每個訓練模塊由5x5的 D1芯片陣列排布而成,以二維Mesh結構互連。片上跨內核SRAM達到驚人的11GB,當然耗電量也達到了15kW的驚人指標。

當然Info-SoW結構上難以直接集成超大容量的HBM。我記得有人批評Groq 2019的方案中沒有集成HBM,但實際上根本原因在于:想做到將對等需求的HBM集成,就只能將HBM堆疊邏輯Die的上或下,在當時并沒有成熟的工藝Solution。

圖片

圖片

圖片

圖片

05

緊湊型通用光子引擎

順帶提一下與CoW-SoW密切相關的光互連技術。SoIC-X 芯片堆疊技術將電芯片堆疊在光子芯片上 (EIC-on-PIC) ,在芯片間以較低的阻抗互連。通過SoIC-X技術引入硅光連接,可以獲得更好的互連能效。

圖片

通過 COUPE可以提供高達 12.8 Tbps 的光學連接。預計COUPE第一代產品將于2025 年在可插拔 OSFP 設備中實驗性推出,運行速度為1.6 Tbps,是當前銅纜以太網 (800 Gbps) 的兩倍速度。第二代預計于2026 年推出,作為“共封裝光學器件”(CPO)集成到 CoWoS 封裝中,將硅光互連直接引入封裝中速度將達到6.4 Tbps。COUPE 的第三代實現將直接集成到中介層(Interposer Layer)中,直接提供芯片級光互連,速度達到12.8 Tbps。

06

對半導體行業的影響

臺積電SoW技術將推動的晶圓級計算技術的快速發展,預計對半導體行業會有極其影響深遠的影響。傳統的計算集群互連(通過光纖和交換機)將迅速集成為晶圓計算模式,桌面超算和桌面集群成為可能。

SoW技術在人工智能之外,也有非常廣泛的應用空間,預計數據中心、高吞吐網絡服務都會大批量采用SoW技術降低IDC成本。結合新的硅光互連集成技術,摩爾定律將進一步被延續,新的計算架構逐漸走入主流應用。

       原文標題 : 臺積電SoW技術突破,如何改變半導體產業的未來?

聲明: 本文由入駐維科號的作者撰寫,觀點僅代表作者本人,不代表OFweek立場。如有侵權或其他問題,請聯系舉報。

發表評論

0條評論,0人參與

請輸入評論內容...

請輸入評論/評論長度6~500個字

您提交的評論過于頻繁,請輸入驗證碼繼續

暫無評論

暫無評論

光通訊 獵頭職位 更多
文章糾錯
x
*文字標題:
*糾錯內容:
聯系郵箱:
*驗 證 碼:

粵公網安備 44030502002758號

国产视频在